logo
GT SMART (Changsha) Technology Co., Limited
E-Mail alice@gtpcb.com TELEFON 86-153-8898-3110
Haus
Haus
>
Nachrichten
>
Unternehmensnachrichten ungefähr So vermeiden Sie Löcher und Lecks auf der Designseite von Leiterplatten!
Veranstaltungen
LASSEN SIE EINE MITTEILUNG

So vermeiden Sie Löcher und Lecks auf der Designseite von Leiterplatten!

2023-05-10

Späteste Unternehmensnachrichten ungefähr So vermeiden Sie Löcher und Lecks auf der Designseite von Leiterplatten!

So vermeiden Sie Löcher und Lecks auf der Designseite von Leiterplatten!

Das Design elektronischer Produkte reicht vom Zeichnen schematischer Diagramme bis hin zum PCB-Layout und der Verkabelung.Aufgrund mangelnder Berufserfahrung in diesem Bereich kommt es häufig zu diversen Fehlern, die unsere Nacharbeit erschweren und im schlimmsten Fall dazu führen, dass die hergestellten Leiterplatten gar nicht mehr verwendet werden können.Deshalb sollten wir unser Bestes geben, um unser Wissen auf diesem Gebiet zu verbessern und alle Arten von Fehlern zu vermeiden.

 

In diesem Artikel werden die häufigsten Bohrprobleme bei der Verwendung von PCB-Zeichenbrettern vorgestellt, um zu vermeiden, dass Sie in Zukunft auf dieselben Löcher treten.Das Bohren wird in drei Kategorien unterteilt: durch das Loch, Sackloch und vergrabenes Loch.Zu den Durchgangslöchern gehören Stecklöcher (PTH), Schraubenpositionierungslöcher (NPTH), Sacklöcher, vergrabene Löcher und Durchgangslöcher (VIA), die alle die Rolle der mehrschichtigen elektrischen Leitung spielen.Unabhängig von der Art des Lochs führt das Problem fehlender Löcher dazu, dass die gesamte Produktcharge nicht direkt verwendet werden kann.Daher ist die Korrektheit der Bohrkonstruktion besonders wichtig.

 

Fallerklärung von Löchern und Undichtigkeiten auf der Designseite von Leiterplatten

Problem 1:Die von Altium entworfenen Dateislots sind fehl am Platz;

 

Beschreibung des Problems:Der Steckplatz fehlt und das Produkt kann nicht verwendet werden.

 

Ursachenanalyse:Der Konstrukteur hat bei der Herstellung des Pakets den Steckplatz für das USB-Gerät vermisst.Als er dieses Problem beim Zeichnen der Platine feststellte, änderte er nicht das Paket, sondern zeichnete den Schlitz direkt auf der Lochsymbolebene.Theoretisch stellt dieser Vorgang kein großes Problem dar, aber im Herstellungsprozess wird nur die Bohrschicht zum Bohren verwendet, sodass das Vorhandensein von Schlitzen in anderen Schichten leicht ignoriert werden kann, was dazu führt, dass dieser Schlitz nicht gebohrt wird. und das Produkt kann nicht verwendet werden.Bitte sehen Sie sich das Bild unten an;

 

So vermeiden Sie Gruben:Jede Schicht der OEM-PCB-Designdatei hat die Funktion jeder Schicht.Bohrlöcher und Langlöcher müssen in der Bohrschicht platziert werden und es kann nicht davon ausgegangen werden, dass das Design hergestellt werden kann.

 

neueste Unternehmensnachrichten über So vermeiden Sie Löcher und Lecks auf der Designseite von Leiterplatten!  0

 

Frage 2:Von Altium entworfene Datei über Loch 0 D-Code;

 

Beschreibung des Problems:Die Leckage ist offen und nicht leitend.

 

Ursachenanalyse:Sehen Sie sich bitte Abbildung 1 an. Es gibt ein Leck in der Designdatei und das Leck wird während der DFM-Herstellbarkeitsprüfung angezeigt.Nach Überprüfung der Ursache des Lecks beträgt der Durchmesser des Lochs in der Altium-Software 0, was dazu führt, dass in der Designdatei keine Löcher vorhanden sind, siehe Abbildung 2.

Der Grund für dieses Leckloch liegt darin, dass der Konstrukteur beim Bohren des Lochs einen Fehler gemacht hat.Wenn das Problem dieses Lecklochs nicht überprüft wird, ist es schwierig, das Leckloch in der Konstruktionsdatei zu finden.Das Leckageloch wirkt sich direkt auf den Stromausfall aus und das entworfene Produkt kann nicht verwendet werden.

 

So vermeiden Sie Gruben:Nach Abschluss des Schaltplanentwurfs müssen DFM-Herstellbarkeitstests durchgeführt werden.Die durchgesickerten Vias können in der Fertigung und Produktion während des Designs nicht gefunden werden.DFM-Herstellbarkeitstests vor der Herstellung können dieses Problem vermeiden.

 

neueste Unternehmensnachrichten über So vermeiden Sie Löcher und Lecks auf der Designseite von Leiterplatten!  1

 

Abbildung 1: Leck in der Designdatei

 

neueste Unternehmensnachrichten über So vermeiden Sie Löcher und Lecks auf der Designseite von Leiterplatten!  2

 

Abbildung 2: Altium-Apertur ist 0

 

Frage 3:Die von PADS entworfenen Dateidurchkontaktierungen können nicht ausgegeben werden;

 

Beschreibung des Problems:Die Leckage ist offen und nicht leitend.

 

Ursachenanalyse:Bitte sehen Sie sich Abbildung 1 an. Bei der Verwendung von DFM-Herstellbarkeitstests werden viele Lecks angezeigt.Nach Überprüfung der Ursache des Leckageproblems wurde eine der Durchkontaktierungen in PADS als halbleitendes Loch entworfen, was dazu führte, dass die Designdatei das halbleitende Loch nicht ausgab, was zu einem Leck führte, siehe Abbildung 2.

 

Doppelseitige Paneele haben keine halbleitenden Löcher.Ingenieure haben bei der Konstruktion fälschlicherweise Durchgangslöcher als halbleitende Löcher festgelegt, und beim Ausgangsbohren werden Ausgangshalbleiterlöcher undicht, was zu undichten Löchern führt.

 

So vermeiden Sie Gruben:Eine solche Fehlbedienung ist nicht leicht zu finden.Nach Abschluss des Entwurfs ist es notwendig, vor der Herstellung eine DFM-Herstellbarkeitsanalyse und -prüfung durchzuführen und Probleme zu finden, um Leckageprobleme zu vermeiden.

 

neueste Unternehmensnachrichten über So vermeiden Sie Löcher und Lecks auf der Designseite von Leiterplatten!  3

 

Abbildung 1: Leck in der Designdatei

 

neueste Unternehmensnachrichten über So vermeiden Sie Löcher und Lecks auf der Designseite von Leiterplatten!  4

 

Abbildung 2: Doppelte Panel-Vias der PADS-Software sind halbleitende Vias

Treten Sie mit uns jederzeit in Verbindung

86-153-8898-3110
Raum 401, Gebäude Nr. 5, Dingfeng Technology Park, Gemeinde Shayi, Stadt Shajing, Bezirk Bao'an, Shenzhen, Provinz Guangdong, China
Schicken Sie uns Ihre Untersuchung direkt