logo
GT SMART (Changsha) Technology Co., Limited
E-Mail alice@gtpcb.com TELEFON 86-153-8898-3110
Haus
Haus
>
Neuigkeiten
>
Unternehmensnachrichten ungefähr Hochbeanspruchte Basisprozesse für HDI-Leiterplatten
Veranstaltungen
LASSEN SIE EINE MITTEILUNG

Hochbeanspruchte Basisprozesse für HDI-Leiterplatten

2025-08-27

Späteste Unternehmensnachrichten ungefähr Hochbeanspruchte Basisprozesse für HDI-Leiterplatten

Diese Herstellungsschritte sind auch in der Standard-Leiterplattenherstellung vorhanden, aber in der HDI-Fertigung werden die Präzision und der Schwierigkeitsgrad der Kontrolle auf ein neues Niveau gehoben.

 

1. Innenlagen-Belichtung

Das Erreichen feinerer Linien und Abstände, wie z. B. 2,5/2,5 mil oder kleiner, ist entscheidend. Dies erfordert hochauflösende Trockenfilme oder Flüssigkeitsphotoresist, zusammen mit fortschrittlichen Belichtungsgeräten wie Laser Direct Imaging (LDI), um Ausrichtungsfehler und Lichtbeugung zu minimieren und präzise Schaltungsmuster zu gewährleisten.

 

2. Laminierung

Über die sequentielle Laminierung hinaus ist auch die Materialauswahl anspruchsvoller. Typischerweise werden ultradünne Kupferfolien mit geringer Rauheit (z. B. RTF, VLP) und Hochleistungs-Prepregs (PP) und Resin Coated Copper (RCC) verwendet. Dies minimiert den Signalübertragungsverlust und erleichtert die Erstellung von Feinleitungs-Schaltungen.

 

3. Plattieren

Plated Through Hole (PTH): Eine dünne Schicht aus stromlosem Kupfer wird auf den nichtleitenden Wänden von lasergebohrten Mikrovias abgeschieden, um sie leitfähig zu machen und sie auf die anschließende Galvanisierung vorzubereiten. Die Metallisierung dieser Mikrovias erfordert hochaktive und penetrierende chemische Lösungen.

 

Galvanisieren: Zusätzlich zur Via-Füllung ist eine gleichmäßige Plattierung über die gesamte Leiterplatte entscheidend. Dies gewährleistet eine gleichmäßige Kupferdicke in Leiterbahnen und Löchern, auch in Bereichen mit unterschiedlicher Dichte..

 

4. Oberflächenveredelung

HDI-Leiterplatten werden häufig für fortschrittliche Gehäuse wie BGAs, CSPs und QFNs verwendet, die kleine und dichte Pads haben. Die Oberflächenveredelung (z. B. ENIG, ENEPIG, Im-Sn) muss gleichmäßig, flach sein und eine gute Lötbarkeit aufweisen. Es ist auch wichtig, Probleme wie das Ausbluten der Plattierung zu verhindern, die sich auf das Löten auswirken könnten.

 

5. Inspektion & Prüfung

 AOI (Automated Optical Inspection): Dies prüft 100 % der Innen- und Außenlagen-Schaltungsmuster auf Fehler und erfordert eine hohe Fähigkeit, Fehler in feinen Linien zu erkennen.

 AVI (Automatic Visual Inspection): Wird verwendet, um die Genauigkeit der Bohrlochpositionen zu messen.

 Elektrische Prüfung: Aufgrund der hohen Anzahl von Netzknoten und des geringen Abstands sind hochdichtere Flying-Probe-Tester oder dedizierte Testvorrichtungen erforderlich.

 Zuverlässigkeitstests: Strenge Zuverlässigkeitstests, wie z. B. Thermal Stress Testing (TCT/TST) und Interconnect Stress Test (IST), sind obligatorisch. Diese Tests gewährleisten die Verbindungszuverlässigkeit von Mikrovias unter thermischer Ausdehnung.

Treten Sie mit uns jederzeit in Verbindung

86-153-8898-3110
Raum 401, Gebäude Nr. 5, Dingfeng Technology Park, Gemeinde Shayi, Stadt Shajing, Bezirk Bao'an, Shenzhen, Provinz Guangdong, China
Schicken Sie uns Ihre Untersuchung direkt